Hochoptimierte Open-Source-RISC-V-Prozessoren für universelle Anwendungen

Um bei der Entwicklung moderner Systems-on-Chip (SoCs) Zeit zu sparen und die Entwicklungskomplexität zu reduzieren, ist es unerlässlich, IP-Komponenten zu verwenden, die sowohl als proprietäre als auch als Open-Source-Module verfügbar sind. Programmierbare Soft-Core-Prozessoren sind besonders relevant, da sie als Steuereinheiten in SoCs eingesetzt werden und ebenfalls als Open Source verfügbar sind. Trotz der Vorteile offener Kerne, wie z.B. eine modifizierbare und erweiterbare Hardwarebeschreibung, sind die Nachteile vieler Hardwareprojekte aus unterschiedlichen Quellen erheblich. In vielen Fällen gibt es nur eine so genannte behaviorale Hardwarebeschreibung, die nicht immer optimal auf unterschiedliche Zielplattformen (ASIC, FPGA) und Designanforderungen abgebildet ist. Generell gilt es, eine Sampling-Policy zu finden, die das Informationsalter minimiert. In zeitgesteuerten Systemen werden die Abtastungen zu bestimmten Zeitpunkten vorgenommen, so dass die Abtastung signalunabhängig ist. Bei ereignisgesteuerten Systemen, bei denen ein definiertes Sensorereignis, z.B. wenn die Änderung des Sensorsignals einen Schwellenwert überschreitet, die Übermittlung einer neuen Probe auslöst, wird die Probenahme signalagnostisch durchgeführt. In diesem Projekt werden wir altersabhängige, aber signalabhängige Metriken betrachten, die die tatsächliche Abweichung der Informationen am entfernten Monitor vom aktuellen Sensorsignal berücksichtigen. Wir werden signalabhängige Abtastverfahren entwickeln und ihre Leistung in Bezug auf die Informationsabweichung bewerten.

Dieses Projekt zielt darauf ab, diese Schwächen durch die Entwicklung einer hoch optimierten und konfigurierbaren Soft-Core-Prozessorfamilie auf der Grundlage der Open-Source-Architektur RISC-V zu beheben. Die Compilerunterstützung wird durch die Erweiterung der Architekturziele des bestehenden LLVM-Backends hinzugefügt. Ein angepasster Open-Source-Synthese-Toolflow wird optimierte Netzlisten erzeugen. Das resultierende Open-Source-Framework wird veröffentlicht werden. Zu Demonstrationszwecken werden im Rahmen des Projekts verschiedene Beispielanwendungen auf dem Cologne Chip GateMate FPGA implementiert und eingesetzt.